您好、欢迎来到现金彩票网!
当前位置:2019全年资料大全正版 > 同步时分复用 >

采用Verilog HDL语言与DDS技术实现SPWM控制算法的FPGA设计

发布时间:2019-05-20 20:49 来源:未知 编辑:admin

  随着信号处理技术及集成工艺的不断发展,全数字化SPWM(正弦脉宽调制)算法在调速领域越来越受到青睐。实现SPWM控制算法的方法很多,其中模拟比较法因电路复杂、且不易与数字系统连接而很少采用;传统的微处理器因不能满足电机控制所要求的较高采样频率(≥1 kHz)而逐渐被高性能的硬件系统所取代,但该系统成本高、设计复杂。与传统方法相比,在现场可编程逻辑器件上产生一种新的SPWM控制算法,具有成本低、研发周期短、执行速度高、可扩展能力强等优点。该技术进一步推动了变频调速技术的发展。

  本文结合SPWM算法及FPGA的特点,以actelFPGA作为控制核心,用VERILOGHDL语言实现了可编程死区延时的三相六路SPWM全数字波形,并在Fushion StartKit开发板上实现了各功能模块,通过逻辑分析仪和数字存储示波器上验证了SPWM波形及死区时间,为该技术进一步应用和推广提供了一个平台。

  Actel Fushion系列器件是一款具有模拟功能的Flash架构FPGA,结合先进的Flash FPGA数字技术和模拟技术,融合了FPGA数字内核、adc、Flash存储器、模拟的I/O、RTC等部分。Fushion器件内部具有2 Mbit到8 Mbit不等的用户可用的Flash存储器;30个通道、最高12位精度、最高600 kS/s采样率的ADC;片内100 MHz的RC振荡器与PLL(锁相环)共同为FPGA提供时钟;Fushion内部40 bit的RTC除支持典型的RTC应用外,还可以控制片内1.5 V的电压调整器以实现低功耗的睡眠和唤醒模式。这些特点极大地提高了单芯片的功能,简化了整个系统设计,大幅度减少了电路板面积和系统的总成本。

  Fushion系列AFS600内部含有用户使用的容量为4 Mbit的Flash存储器,内部存储器模块以Flash memory Block(FB)形式划分,每个FB限制为2 Mbit的空间,用户可以单独使用每个FB块,也可以自行用逻辑来级联所有的FB块以构建大容量的Flash存储器。Flash 存储器读操作可以从FB阵列、页面缓冲区或状态寄存器中读取数据。

  正弦脉宽调制技术(SPWM)是调制波为正弦波、载波为三角波或锯齿波的一种脉宽调制法,是现代变频调速系统中应用最为广泛的脉宽调制方式,目前有自然采样法、规则采样法、等面积法等。其中规则采样法计算简单,但谐波含量较大;一种改进的等面积法谐波含量低,但计算复杂,不利于系统实现;自然采样法是在正弦波和三角波的自然交点时刻控制功率开关器件的通断,是最理想的采样方法。

  本文采用等腰三角波和三路相差120°的正弦波比较生成SPWM波,在Fushion StartKit开发板上采用自然采样法,结合数字频率合成技术DDS,生成死区延时可调的SPWM全数字波形。

  Verilog HDL硬件描述语言具有很好的易读性和可重用性,结合Verilog HDL硬件描述语言设计规范及SPWM工作机理,用自顶向下的分割方法对整个系统进行总体方案设计。首先从系统设计入手,在顶层进行功能方框图的划分和结构设计。系统顶层功能方框图如图1所示。

  根据顶层设计的思想,采用Verilog HDL语言分别实现各个模块的设计,最后把各个模块嵌入到顶层模块中,使各个模块有机地组成一个完整的整体。

  直接数字频率合成DDS是采用数字化技术,通过控制频率控制字直接产生所需的各种不同频率信号,突破了模拟频率合成法的原理,从“相位”的概念出发进行频率合成。这种合成方法不仅可以给出不同频率的正弦波,而且还可以给出不同初始相位的正弦波,甚至可以给出各种任意波形。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A 转换器。在设计中,将要输出的波形数据(如正弦函数表)预先存在ROM(或Ram)单元中,然后在系统标准时钟频率下,按照一定的顺序从ROM(或RAM)单元中读出数据,再进行D/A转换,就可以得到一定频率的输出波形。本设计直接利用从Flash存储器的存储单元中读出的离散正弦函数值与生成的三角波进行比较,实现系统的全数字化要求。

  本模块采用同步三角波调制方法,利用可逆计数器对输入时钟进行计数。计数器先执行加法,从0计数到255,再执行减法计数从255到0,从而形成三角载波。如此反复就可以得到峰峰值255连续的三角波形。输入时钟是系统时钟通过锁相环输出的1 MHz的时钟。

  三角波的幅值范围在0~255,而正弦波的幅值在-1~+1之间,为了实现等幅值比较,将正弦波上移一个单位后,再将所有值同乘以128,使正弦波的幅值也在0~255之间。即:

  式(1)用C语言对此函数在一个周期(0~2π)内完成768个量化并且直接生成Flash存储器的初始化文件(.ahx)格式,再用SmartGen输入将Flash 存储器配置成常用的数据存储器,将预先生成的.ahx文件导入生成data Storage宏模块,就建立了正弦函数表。生成正弦函数表的流程图如图2所示。

  FPGA的Fushion芯片理论上可以实现任何方式的数学运算逻辑,但由于芯片的容量限制,并不是任何计算都能实现的。因此需事先将正弦函数离散并加载到FPGA的Flash存储器中,在正弦调制波的离散过程中即可将一个周期完整地离散。因此,只对其中A相进行离散化处理,数据存储在Flash存储器中,每个数据分配1个地址。即可以利用计数器来产生取正弦波数据的地址,通过数字频率合成技术改变计数器的计数频率就可以改变正弦波的频率。这样即可先输出一路的正弦波,另外两路正弦波产生的方法与此类似,只是起始取数据的地址相差120°,即分别从第256和第512个数据开始取数。

  为了在每个调制波周期查找正弦函数表以及分别与载波进行比较,在设计中采用时分复用技术。即依据三相关系,由一个地址计数器,通过基本量加1转移到另一地址计数器中,并且在跳转过程中,这一地址计数器加1指向下一单元,从而分时取出三相地址单元的内容。利用对正弦表寻址的高速度,使一个正弦表在不同时间段查询不同相的正弦波的幅值,以达到减少正弦表所占用的FPGA资源的目的。这样就大大减少了逻辑数目,仅增加了地址选择器和三个同步存储器,实现了正弦函数表的复用,在很大程度上节省了芯片的资源。

  电路的具体实现:相位互差120°的三路地址数据并行输入,通过一个三选一的选择器进行选择,选择器的控制端接三进制的计数器。如计数器为0时,输出A相地址,取出A相正弦值;为1时,输出B相地址,取出B相正弦值;为2时,输出C相地址,取出C相正弦值。因此只要使输入的三相地址周期性变化,就可实现并行输入的三相地址数据在时间上的连续,也就实现了三相地址数据的合成。其存储单元功能框图如图3。这样就可以利用一个正弦表来得到三相的正弦值,达到减少正弦表占用FPGA资源的目的。

  查表时每次只能输出一相的数据,所以每次产生的数据需利用寄存器先暂存一下。首先输出A相,通过暂存器l存入到A相存储器;接着输出B相,利用暂存器2存入到B相存储器;最后输出C相,利用暂存器3存入到C相存储器中。这样,三相正弦波数据都存储在各自的存储器中,这三个寄存器采用同步控制信号,当控制信号触发时,同时输出三相的正弦波数据用于后面的比较。该部分用状态机实现,其状态转换图如图4所示。

  该模块用于输出三相六路SPWM脉冲序列。用模块1中输出的三角波分别与模块4输出的三相正弦波相比较,从而先得到三路SPWM脉冲序列。当正弦波数据大于三角波数据时,输出高电平;反之,输出低电平。每相输出又分为互补的两路输出,利用一个逆变器对输入波形取反,就可以得到与SPWM脉冲序列互补的波形。

  对于SPWM三相桥式逆变器,由于开关管固有开关时间Ts的影响,开通时间Ton往往小于关断时间Tof,因此容易发生同臂两只开关管同时导通的短路故障。为了避免这种故障的发生,通常要设置开关死区ΔT,以保证同桥臂上的一只开关管可靠关断后,另一只开关管才能开通。死区的设置方式有两种:一种是提前关断、延时开通的双边对称设置;另一种是按时关断、延滞Δt开通的单边不对称设置。根据FPGA的编程特点,选择了按时关断、延滞Δt开通的单边不对称设置,并且时延死区的调节与控制与时延控制死区模块的输入时钟clk有关。

  clk是锁相环输出时钟CLK 1 MHz(本文采用的是1 MHz)的2次分频得到的时钟,只要改变顶层模块中对CLK 1 MHz的分频系数,就可以精确控制延滞Δt的大小,本文计算值Δt=4μs。

  另外,死区调节单元还能消除由于FPGA器件本身时延造成的毛刺。其部分死区控制程序代码如下:

  FushionAFS600器件的系统时钟是48 MHz,因本设计正弦波的扫描频率和三角波的扫描频率预设为1 MHz,为减少时钟输出模块的数量以及能方便更改系统输出SPWM波形的占空比和频率,本设计充分利用Fushion器件的时钟调整电路,用SmartGen生成一个静态PLL宏模块,把系统时钟分频成1 MHz的时钟分别是CLK 1 M和CLK 2 M,并连接到全局网络上。当需要一定频率和不同占空比的SPWM脉冲时,只需计算出载波和调制波形的扫描频率,而后直接在SmartGen宏模块中修改静态PLL输出时钟,就可实现输出SPWM波形密度的控制与调节,从而满足各种工作频率的需求。

  根据顶层功能图(如图1),分别用Verilog HDL语言和SmartGen输入描述了各个功能单元模块,并分别在Libero 8.1集成开发环境下通过编译和仿真验证。最后用Verilog HDL语言编写一个顶层模块实现各个功能模块的有机组合,以实现总体功能,再在Libero 8.1集成开发环境下进行编译、逻辑综合、布局布线后下载到目标器件Fushion AFS600器件FPGA上,实现了三相六路可控SPWM全数字算法的片上系统。

  图5是从逻辑分析仪上对系统测试的结果。从图中可以看出所设计电路完全符合功能要求,且观测到的时延死区时间均为4 μs,与理论计算值一致。下载后观测与功能仿真,布局布线后仿真图形也都完全一样,达到了设计的预期要求。

  本课程以Crio9068为对象,介绍了如果适合NI的FPGA进行编程,涉及内容有软件安装,模拟量输入输出、数字量输入输出

  本课程以Crio9068为对象,介绍了如果适合NI的FPGA进行编程,涉及内容有软件安装,模拟量输入输出、数字量输入输出

  目前风电技术可分为恒速恒频控制方式和VSCF控制方式。VSCF风力发电机可提供更高的风能利用效率,故....

  FPGA (Field Programmable Gate Array)即现场可编程门阵列。它是在P....

  嗨, 在配置期间可以关闭双引脚(特别是INIT_B,PUDC_B)? 我认为我的设计驱动程序中的一些引脚处于低电平且FPG...

  喜 我需要vhdl中的代码,这使得fpga在dac上创建不同的信号...... 像xilinx和picoblaze的例子,但在vhdl(ise)...... 请停下来...

  我正在尝试测量spartan3(Spartan 3E入门套件)的静态功耗。 为此,我使用分流电阻和使能信号确保FPGA不执行应用程序。 ...

  我正在尝试设计一个斯巴达6 lx16 FT(G)256 fpga的电路板 1)通过JTAG头通过并行电缆/ jtag编程到非易失性存储器中。 ...

  嗨,任何人都可以建议如何与FPGA接口SRAM,如果我必须采取任何预防措施,或任何拉上电阻我必须与数据和地址引脚连接。 ...

  想学XILINX FPGA ,大神 给介绍个视频 和板子 .跪求 .谢谢 还不知道怎么学习的话,快来跟我一起免费报名观看Mill...

  您好: 我们在做图像处理的时候需要用到一款电平转换芯片, 如图,左边的信号是连接到FPGA上的,电压是2.5V,右边接的是...

  FPGA I/O 优化功能提供了自动化 FPGA 符号生成流程,该流程与原理图设计和 PCB 设计相....

  了解与 FPGA 供应商无关的设计合成流程如何大幅提高您的效率。设计人员无需针对每个 FPGA 供应....

  请问有Altera的FPGA Altium Designer 6.9可用的原理图库和封装库吗?

  求Altera的FPGA Altium Designer 6.9可用的原理图库和封装库,我用的是Cyclone IV系列的,EP4CE15, ...

  IntroductionMatrix multiplication is a mathematical operation that is required in most signal processing and image pro...

  这是本文的作者向苏老师自荐的一篇文章,想必是基于其亲身体会写得比较真切,故转发在此,分享给标题中的朋....

  随着AI的广泛应用,深度学习已成为当前AI研究和运用的主流方式。面对海量数据的并行运算,AI对于算力....

  网络通信中的PHY芯片接口种类有很多,之前接触过GMII接口的PHY芯片RTL8211EG。但GMI....

  5月16日,紫光国微在投资者交流活动中表示,公司子公司紫光同创的FPGA芯片目前已经有几个系列的产品....

  在一个环境中实施从合成到塑封式布局和布线以及比特流生成的全套 FPGA 设计。界面中内置了用于运行布....

  Adaboost 算法是Freund 和Schapire 于1995 年提出的,全称为Adaptiv....

  ZYBOZ7-20 ARM FPGA SoC开发板的电路原理图免费下载

  本文档的主要内容详细介绍的是ZYBOZ7-20 ARM FPGA SoC开发板的电路原理图免费下载。....

  与 FPGA 软件工具进行自动双向信息交换可提供由供应商规则驱动的“设计即正确”的 I/O 分配,从....

  NEC将使用Altera的 28nm FPGA 进一步提高了其LTE基站的性能

  Altera公司今天宣布,NEC将使用Altera的 28nm FPGA,进一步提高了其长期发展(L....

  FPGA两大业者Xilinx与Altera战火已经燃烧到了最先进制程领域

  FPGA两大业者Xilinx与Altera战火已经燃烧到了最先进制程领域。Altera在宣布将采用这....

  LTM4644/LTM4644-1是一个四路DC/DC降压型μ模块(微模块)调节器,每个输出为4A。....

  在遵循管脚特定的规则和约束的同时,可以在 PCB 上的多个 FPGA 之间自动优化信号管脚分配。减少....

  PADS Professional 专为“包办一切”、且跨越多学科的硬件工程师量身打造,可处理最为苛....

  FPGA的下游应用地区分布:目前最大的为亚太地区,占比39.15%,北美占比33.94%,欧洲占比1....

  超声测距作为一种非接触测量技术 ,由于其性能好,价格低廉,使用方便,被广泛应用于工业测量,车辆障碍物....

  在系统时钟脉冲的作用下,相位累加器不停累加,即不停查表,把波形数据送到D/A转换器转换成模拟量输出,....

  随着数字技术的快速发展,数字信号处理已深入到各个学科领域。在数字信号处理中,许多算法如相关、滤波、谱....

  高云半导体将加入Arm DesignStart FPGA计划,通过在FPGA中使用经过验证的Arm ....

  本文档的主要内容详细介绍的是电容的容值和贴片电阻的封装及PCB电路板设计必须掌握那些基础知识等资料合....

  本文档的主要内容详细介绍的是使用FPGA进行消抖的典型例子包括了:PCB和电路原理图,应用程序,频率....

  控制系统能实现数据采集、连续控制、间隙控制、顺序控制、逻辑运算、先进过程控制等控制功能,以及集中显示....

  Cypress公司的IBIS5-B-1300将模拟图像获取、数字化和数字信号处理的功能集成在单一芯片....

  高云半导体与ARM公司展开深度合作,通过DesignStart计划为其客户提供免费的Cortex-M处理器软核

  嵌入式设计正在推动当今物联网系统往高性能,高灵活性和低成本方向发展。 FPGA以相同的成本,功耗和封....

  首先,扰码:扰码的目的是抑制线” ,便于从线路信号中提取时钟信号。由于线路信号仅

  本文档的主要内容详细介绍的是给ARM入门者的一些学习经验资料合集免费下载。

  现代FPGA是有史以来最复杂的集成电路之一,它们采用最先进 的晶体管技术和顶尖的架构,以实现令人难以....

  在日常生活中,我们或多或少会受到一些静电的困扰。尤其是在冬天,更是静电十足,人体可释放高达几万伏特的....

  在用verilog编写代码的时候出现错误提示:“mixed single- and double-e....

  “嵌入式系统”这个词范围很广,从数字式电子表到变电站电力检测系统中的PC都可归于这一范畴。大多数情况....

  在万物互联大背景下,预计未来将有数以百亿的智能设备连接至互联网。思科公司最新数据显示,到 2021 ....

  All Programmable 技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.,(N....

  AI芯片领域玩家众多,作品也在不断更新迭代。然而,到目前为止,完全符合描述和基准测试的AI芯片寥寥无....

  FPGA对于硬件工程师以及高校师生来说是非常重要的一项技能,其重要性甚至要超过PCB设计,不仅是因为....

  早前苹果与高通诉讼案大和解,苹果将采用高通基带芯片后,英特尔(Intel)同时也宣布退出5G基带芯片....

  :针对模拟电路实验教学过程中存在的实验项目单一、电路原理难理解、学生学习积极性不高的问题,结合实际教....

  在使用 FPGA 构建的基于微控制器的典型系统中,开发人员需要管理用于加载 FPGA 编程比特流的序....

  本文档的主要内容详细介绍的是AD9851高集成度DDS频率合成器的电路原理图数据手册免费下载。

  电路板的物理设计(包括布局、布线)目标就是遵循一些设计规则来尽可能减少这两个问题。你前期做的分析越多....

  芯闻3分钟:魅族16s距离“完美”又近了一步!英国同意华为参与5G建设

  配置方面,联想Z6 Pro搭载高通骁龙855处理器, GameTurbo游戏加速引擎,CPU不限频,....

  图3所示为LPC22xx读取外部Flash的实际时序。可以十分容易的测量出微控制器操作flash的时....

  我们考虑如何通过具有高性能CPU子系统和包括FPGA可重编程加速硬件处理单元的SoC架构来成功应对5....

  本文档的主要内容详细介绍的是使用FPGA实现三输入的多数判决器的实验详细资料说明。

  ARM:架构採用32位精简指令集(RISC)处理器架构,从ARM9开始ARM都採用了哈佛体系结构,这....

  AM4377 AM437x ARM Cortex-A9 微处理器 (MPU)

  TI AM437x 高性能处理器基于 ARM Cortex-A9 内核。 这些处理器通过 3D 图形加速得到增强,可实现丰富的图形用户界面,还配备了协处理器,用于进行确定性实时处理(包括 EtherCAT、PROFIBUS、EnDat 等工业通信协议)。该器件支持高级操作系统 (HLOS)。 基于 Linux 的®可从 TI 免费获取。其它 HLOS 可从 TI 的设计网络和生态系统合作伙伴处获取。 这些器件支持对采用较低性能 ARM 内核的系统升级,并提供更新外设,包括 QSPI-NOR 和 LPDDR2 等存储器选项。 这些处理器包含功能方框图中显示的子系统,并且后跟相应的 “说明”中添加了更多信息 说明。 处理器子系统基于 ARM Cortex-A9 内核, PowerVR SGX图形加速器子系统提供 3D 图形加速功能以支持显示和高级用户界面。 可编程实时单元子系统和工业通信子系统 (PRU-ICSS) 与 ARM 内核分离,允许单独操作和计时,以实现更高的效率和灵活性。PRU-ICSS 支持更多外设接口和 EtherCAT、PROFINET、EtherNet/IP、PROFIBUS、E...

  AM4382 AM438x ARM Cortex-A9 微处理器 (MPU)

  与其它产品相比AM438x Arm MHz (Max.) Serial I/O Security Enabler Co-Processor(s) Graphics Acceleration EMAC USB 2.0 Industrial Protocols Camera Operating Temperature Range (C) DRAM var link = zh_CN_folder_p_quick_link_description_features_parametrics; com.TI.Product.handleQuickLinks(parametric,参数变化,#parametrics,link); AM4382 AM4384 AM4388 300 600 1000 600 1000 600 1000 &...

  AM4384 AM438x ARM Cortex-A9 微处理器 (MPU)

  与其它产品相比AM438x Arm MHz (Max.) Serial I/O Security Enabler Co-Processor(s) Graphics Acceleration EMAC USB 2.0 Industrial Protocols Camera Operating Temperature Range (C) DRAM var link = zh_CN_folder_p_quick_link_description_features_parametrics; com.TI.Product.handleQuickLinks(parametric,参数变化,#parametrics,link); AM4384 AM4382 AM4388 600 1000 300 600 1000 600 1000 &...

  AM335x 微处理器基于 ARM Cortex-A8 处理器,在图像、图形处理、外设以及 EtherCAT 和 PROFIBUS 等工业接口选项方面得到了增强。 该器件支持高级操作系统 (HLOS)。 Linux®和 Android可从德州仪器 (TI) 免费获取。 AM335x 微处理器 包含 功能框图 中显示的子系统和以下 简要 说明: 微处理器单元 (MPU) 子系统基于 ARM Cortex-A8 处理器, PowerVR SGX图形加速器子系统提供 3D 图形加速功能以支持显示和游戏特效。 可编程实时单元子系统和工业通信子系统 (PRU-ICSS) 与 ARM 内核彼此独立,允许单独操作和计时,以实现更高的效率和灵活性。PRU-ICSS 支持更多外设接口和 EtherCAT、PROFINET、EtherNet/IP、PROFIBUS、Ethernet Powerlink、Sercos 等实时协议。此外,凭借 PRU-ICSS 的可编程特性及其对引脚、事件和所有片上系统 (SoC) 资源的访问权限,该子系统可以灵活地实现快速实时响应、专用数据处理操作以及自定义外设接口,并减轻 SoC 其他处理器内核的任务负载。 特性 ...

  TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

  TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为1 C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 1C远程二极管传感器 1C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...

  TMP468器件是一款使用双线 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小保护频带提升性能,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75C)和测量分辨率(0.0 625C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55C至+ 150C的温度范围。 特性 8通道远程二极管温度传感器精度:0.75&...

  TMP451-Q1器件是一款高精度,低功耗远程温度传感器监视器,内置有一个本地温度传感器。远程温度传感器通常是低成本离散式NPN或PNP晶体管,或者基板热晶体管或二极管,这些器件是微处理器,微控制器或FPGA的组成部件。对于本地和远程传感器,此温度表示方式为12位数字编码,分辨率为0.0625C。对于本地和远程温度传感器,在典型运行范围内,温度精度为1C(最大值)。此两线制串口接受SMBus通信协议。 诸如串联电阻抵消,可编程非线性因子(因子),可编程偏移,可编程温度限制和一个可编程数字滤波器等的高级特性被组合在一起以提供一个具有更佳准确度和抗扰度的稳健耐用热量监控解决方案。 TMP451-Q1器件是在各种汽车子系统中进行多位置高精度温度测量的理想选择。此器件的额定运行源电压范围为1.7V至3.6V,额定工作温度范围为-40C至125℃。 特性 符合汽车应用要求 具有符合AEC-Q100的下列结果: 器件温度1级别:-40C至125C的环境运行温度范围 器件人体模型(HB...

http://cpfafrance.com/tongbushifenfuyong/55.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有